2013-02 |
IEEE 1500 표준 기반의 효율적인 프로그램 가능한 메모리 BIST |
전자공학회논문지
|
2013-02 |
Data Randomization Scheme for Endurance Enhancement and Interference Mitigation of Multilevel Flash Memory Devices |
ETRI JOURNAL
|
2013-02 |
Simultaneous Static Testing of A/D and D/A Converters Using a Built-in Structure |
ETRI JOURNAL
|
2012-10 |
An accurate diagnosis of transition fault clusters based on single fault simulation |
IEICE ELECTRONICS EXPRESS
|
2012-09 |
비트맵 메모리 공유를 통해면적을 크게 줄인 효율적인 수리 방법 |
전자공학회논문지
|
2012-09 |
High-efficiency BIRA for embedded memories with a high repair rate and low area overhead |
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
|
2012-09 |
Novel Hierarchical Test Architecture for SOC Test Methodology Using IEEE Test Standards |
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
|
2012-08 |
이중 포트 메모리를 위한 효율적인 프로그램 가능한 메모리 BIST |
전자공학회논문지 - SD
|
2012-06 |
Yield Enhancement Techniques for 3D Memories by Redundancy Sharing among All Layers |
ETRI JOURNAL
|
2012-06 |
A Fast Redundancy Analysis Algorithm in ATE for Repairing Faulty Memories |
ETRI JOURNAL
|
2012-05 |
A method for the fast diagnosis of multiple defects using an efficient candidate selection algorithm |
IEICE ELECTRONICS EXPRESS
|
2012-05 |
아날로그-디지털 변환기의 정적 파라미터 테스트를 위한 내장 자체 테스트 방법 |
전자공학회논문지 - SD
|
2012-01 |
An efficient IP address lookup algorithm based on a small balanced tree using entry reduction |
COMPUTER NETWORKS
|
2011-12 |
A Die-Selection Method Using Search-Space Conditions for Yield Enhancement in 3D Memory |
ETRI JOURNAL
|
2011-11 |
An efficient IP address lookup scheme using balanced binary search with minimal entry and optimal prefix vector |
IEICE TRANSACTIONS ON COMMUNICATIONS
|
2011-11 |
A memory-efficient bit-split parallel string matching using pattern dividing for intrusion detection systems |
IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS
|
2011-11 |
A lossless color image compression architecture using a parallel golomb-rice hardware CODEC |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY
|
2011-09 |
Communication-aware task scheduling and voltage selection for total energy minimization in a multiprocessor system using Ant Colony Optimization |
INFORMATION SCIENCES
|
2011-08 |
Noise-tolerant DAC BIST scheme using integral calculus approach |
IEICE TRANSACTIONS ON ELECTRONICS
|
2011-07 |
3차원 메모리의 수율 증진을 위해 접합 공정에서 발생하는 추가 고장을 고려한 다이 매칭 방법 |
전자공학회논문지 - SD
|
2011-03 |
An ant colony optimization approach for the preference-based shortest path search |
JOURNAL OF THE CHINESE INSTITUTE OF ENGINEERS
|
2011-02 |
A Twin Symbol Encoding Technique Based on Run-Length for Efficient Test Data Compression |
ETRI JOURNAL
|
2010-12 |
불량 예비셀을 고려한 자체 내장 수리연산을 위한분석 영역 가상화 방법 |
전자공학회논문지 - SD
|
2010-12 |
An Advanced BIRA for Memories with an Optimal Repair Rate and Fast Analysis Speed by Using a Branch Analyzer |
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
|
2010-11 |
최적 수리효율을 갖는 다중 블록 광역대체 수리구조 메모리를 위한 자체 내장 수리연산회로 |
전자공학회논문지 - SD
|
2010-09 |
A Pattern Group Partitioning for Parallel String Matching using a Pattern Grouping Metric |
IEEE COMMUNICATIONS LETTERS
|
2010-09 |
A Hardware-Efficient Pattern Matching Architecture Using Process Element Tree for Deep Packet Inspection |
IEICE TRANSACTIONS ON COMMUNICATIONS
|
2010-08 |
A Built-In Redundancy Analysis with a Minimized Binary Search Tree |
ETRI Journal
|
2010-08 |
선호도 기반 최단경로 탐색을 위한 휴리스틱 융합 알고리즘 |
전자공학회논문지 - TC
|
2010-08 |
내장된 자체 테스트를 위한 저전력 테스트 패턴 생성기 구조 |
전자공학회논문지 - SD
|
2010-08 |
High Repair Efficiency BIRA Algorithm with a Line Fault Scheme |
ETRI Journal
|
2010-07 |
EOF: Efficient Built-In Redundancy Analysis Methodology with Optimal Repair Rate |
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
|
2010-06 |
A high performance network-on-chip scheme using lossless data compression |
IEICE Electronics Express
|
2010-06 |
A pattern partitioning algorithm for memory-efficient parallel string matching in deep packet inspection |
IEICE TRANSACTIONS ON COMMUNICATIONS
|
2010-04 |
A Fast IP Address Lookup Algorithm Based on Search Space Reduction |
IEICE TRANSACTIONS ON COMMUNICATIONS
|
2010-03 |
Pattern mapping method for low power BIST based on transition freezing method |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS
|
2010-03 |
A Memory-Efficient Heterogeneous Parallel Pattern Matching Scheme in Deep Packet Inspection |
IEICE Electronics Express
|
2010-02 |
Selective Scan Slice Grouping Technique for Efficient Test Data Compression |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS
|
2010-02 |
A Memory-Efficient Pattern Matching with Hardware-Based Bit-Split String Matchers for Deep Packet Inspection |
IEICE TRANSACTIONS ON COMMUNICATIONS
|
2010-02 |
Photosensitive terpolymer for all-wet-etching process: Material characterization and device fabrication |
Thin Solid Films
|
2010-01 |
A Selective Scan Chain Activation Technique for Minimizing Average and Peak Power Consumption |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS
|
2009-12 |
A Memory-Efficient Parallel String Matching for Intrusion Detection Systems |
IEEE COMMUNICATIONS LETTERS
|
2009-12 |
An Effective Programmable Memory BIST for Embedded Memory |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS
|
2009-12 |
A Fast Built-in Redundancy Analysis for Memories With Optimal Repair Rate Using a Line-Based Search Tree |
IEEE Transactions on Very Large Scale Integration (Vlsi) Systems
|
2009-10 |
Selective scan slice repetition for simultaneous reduction of test power consumption and test data volume |
IEICE Electronics Express
|
2009-09 |
ATPG-XP: Test Generation for Maximal Crosstalk-Induced Faults |
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
|
2009-07 |
멀티프로세서상의 에너지 소모를 고려한 동적 전압 스케일링 및 전력 셧다운을 이용한 태스크 스케줄링 |
전자공학회논문지 - SD
|
2009-07 |
Grouped Scan Slice Repetition Method for Reducing Test Data Volume and Test Application Time |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS
|
2009-06 |
리스트 스케줄링을 통한 Coarse-Grained 재구성 구조의맵핑 알고리즘 개발 |
전자공학회논문지 - SD
|
2009-06 |
A Novel BIRA Method with High Repair Efficiency and Small Hardware Overhead |
ETRI Journal
|
2009-05 |
저전력 BIST를 위한 패턴 사상(寫像) 기법에 관한 연구 |
전자공학회논문지 - SD
|
2009-05 |
테스트 시간과 테스트 전력 감소를 위한선택적 세그먼트 바이패스 스캔 구조 |
전자공학회논문지 - SD
|
2009-03 |
고속 고장 진단을 위해 고장 후보 정렬과 테스트 패턴 정렬을 이용한 고장 탈락 방법 |
전자공학회논문지 - SD
|
2009-03 |
효율적인 LFSR 리시딩 기반의 테스트 압축 기법 |
전자공학회논문지 - SD
|
2008-12 |
An Effective Power Reduction Methodology for Deterministic BIST Using Auxiliary LFSR |
Journal Of Electronic Testing-Theory And Applications
|
2008-11 |
Total Energy Minimization of Real-Time Tasks in an On-Chip Multiprocessor Using Dynamic Voltage Scaling Efficiency Metric |
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
|
2008-10 |
Ant colony based efficient triplet calculation methodology for arithmetic built-in self test |
IEICE ELECTRONICS EXPRESS
|
2008-10 |
테스트 시간 및 데이터 압축을 위한 스캔 적용 기법(A New Scan Test Method for Reducing Test Applicatio |
전자공학회논문지 - SD
|
2008-10 |
A New Built-in Self Test Scheme for Phase-Locked Loops Using Internal Digital Signals |
Ieice Transactions On Electronics
|
2008-09 |
Growth of transparent nc-InGaO3(ZnO)(2) thin films with indium mol ratios using solution process |
Journal of the Electrochemical Society
|
2008-09 |
천이 수정을 통한 고 성능 테스트 데이터 압축 기법 |
전자공학회논문지 - SD
|
2008-09 |
명령어 분석기를 이용한고속 메모리 테스트를 위한 병렬 ALPG |
전자공학회논문지 - SD
|
2008-08 |
An effective test and diagnosis algorithm for dual-port memories |
ETRI Journal
|
2008-08 |
A new scan architecture for both low power testing and test volume compression under SOC test environment |
Journal Of Electronic Testing-Theory And Applications
|
2008-06 |
스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조 |
전자공학회논문지 - SD
|
2008-06 |
A new scan partition scheme for low-power embedded systems |
ETRI Journal
|
2008-04 |
MTR-fill: A simulated annealing-based X-filling technique to reduce test power dissipation for scan-based designs |
IEICE Transactions on Information and Systems
|
2008-04 |
규칙적인 NoC 구조에서의 네트워크 지연 시간 최소화를 위한 어플리케이션 코어 매핑 방법 연구 |
전자공학회논문지 - SD
|
2008-04 |
High-efficiency memory BISR with two serial RA stages using spare memories |
Electronics Letters
|
2008-04 |
A new scan power reduction scheme using transition freezing for pseudo-random logic BIST |
IEICE Transactions on Information and Systems
|
2008-04 |
A low-cost BIST based on histogram testing for analog to digital converters |
Ieice Transactions On Electronics
|
2008-03 |
실시간 시공 노이즈 제거 시스템 구현 |
전자공학회논문지 - SP
|
2008-02 |
SA 기법 응용 NoC 기반 SoC 테스트 시간 감소 방법 |
전자공학회논문지 - SD
|
2008-02 |
NoC-based SoC test scheduling using ant colony optimization |
ETRI Journal
|
2008-01 |
ACO를 이용한 저전력 ECC H-매트릭스 최적화 방안 |
전자공학회논문지 - SD
|
2008-01 |
Signal Integrity 연결선 테스트용 다중천이 패턴 생성방안 |
전자공학회논문지 - SD
|
2007-12 |
A New Scan Chain Fault Simulation for Scan Chain Diagnosis |
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
|
2007-12 |
Sign Bit을 사용한 고효율의 메모리 자체 수리 회로 구조 |
전자공학회논문지 - SD
|
2007-11 |
고장 대상 후보를 줄이기 위한 패턴 비교 알고리즘 |
전자공학회논문지 - SD
|
2007-11 |
Double component long period waveguide grating filter in sol-gel material |
OPTICS EXPRESS
|
2007-11 |
A new analog-to-digital converter BIST considering a transient zone |
IEICE TRANSACTIONS ON ELECTRONICS
|
2007-09 |
내부 버퍼와 단일 엔트리 캐슁을 이용한다단계 패킷 분류 가속화 구조 |
전자공학회논문지 - TC
|
2007-08 |
MDSI: Signal integrity interconnect fault modeling and testing for SoCs |
JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS
|
2007-07 |
Deterministic built-in self-test using split linear feedback shift register reseeding for low-power testing |
IET COMPUTERS AND DIGITAL TECHNIQUES
|
2007-04 |
매칭에 기반한 발견된 고장 진단 방법 |
한국통신학회논문지
|
2007-02 |
이중 포트 메모리의 실제적인 고장을 고려한 효율적인 테스트 알고리즘 |
전자공학회논문지 - SD
|
2007-02 |
위상천이 네트워크를 사용한 X-마스크 기법 |
전자공학회논문지 - SD
|
2006-10 |
다양한 코어의 병렬 테스트를 지원하는효과적인 SoC 테스트 구조 |
전자공학회논문지 - SD
|
2006-10 |
경제성을 고려한 DFT의 선택방법 |
IDEC NEWS LETTER
|
2006-09 |
다중 고착 고장을 위한 효율적인 고장 진단 알고리듬 |
전자공학회논문지 - SD
|
2006-08 |
IOC-LP: hybrid test data compression/decompression scheme for low power testing |
IEE PROCEEDINGS-CIRCUITS DEVICES AND SYSTEMS
|
2006-08 |
SoC test scheduling algorithm using ACO-based rectangle packing |
LECTURE NOTES IN COMPUTER SCIENCE
|
2006-08 |
Test scheduling of NoC-based SoCs using multiple test clocks |
ETRI JOURNAL
|
2006-08 |
System on a chip implementation of social insect behavior for adaptive network routing |
LECTURE NOTES IN COMPUTER SCIENCE
|
2006-06 |
BIST 환경에서의 천이 억제 스캔 셀 구조 |
전자공학회논문지 - SD
|
2006-06 |
MICRO: A new hybrid test data compression/ decompression scheme |
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS
|
2006-05 |
가변적인 복수 해슁을 이용한 글로벌 IPv6 유니캐스트 주소 검색 구조 |
한국통신학회논문지B
|
2006-05 |
Increasing encoding efficiency of LFSR reseeding-based test compression |
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS
|